新型DSP器件在高速实时并行信号处理中的应用

新型DSP器件在高速实时并行信号处理中的应用

一、新型DSP器件在高速实时并行信号处理中的应用(论文文献综述)

忻海云[1](2019)在《短距离光纤传输系统中的信号检测与处理关键技术研究》文中提出近些年来,通信网络的作用从单纯的传递信息逐渐融入了内容型,个性化服务。在此趋势下,数据中心将会迎来大规模发展,用户侧各类终端设备的接入带宽需求也会不断增长。光纤通信作为整个通信网络的基础,也将面临着新的挑战。一方面,数据中心的大规模建设需要可靠的高速光互连技术作为支撑;另一方面,在移动承载网接入系统和固网接入系统中,大量终端的宽带接入也需要依托更先进的高速光传输技术。以上两种应用场景传输距离不长,均属于短距离光传输的范畴。可见,高速短距离光传输技术的成熟发展,对新一代通信网络的建设是十分关键的。本文围绕短距离光纤传输系统中信号检测和处理的关键技术进行了深入的研究。主要内容和创新点如下:论文首先开展了高速IM-DD光传输系统中信号损伤补偿的算法研究。理论分析表明,影响高速信号传输性能的限制因素在于系统的带宽和严重的非线性损伤。本文提出了三种先进的均衡算法:(1)部分响应信号能够压缩信号频谱,提高对带限效应的容忍度。本文提出了编码型MSLE均衡算法,用于部分响应信号的解调,来解决传统MLSE引发的差错传播问题,降低误码率。实验结果表明,基于C波段直调直检的传输系统,100 Gbps PAM-4信号能够实现硬判决门限下(HD-FEC)15-km传输。(2)反馈均衡算法对于带限效应引起的损伤有良好的补偿效果。本文提出了基于Volterra级数的判决反馈均衡算法(Volterra-DFE),来抑制信号的非线性损伤。实验结果表明,基于C波段直调直检系统,60 Gbps PAM-4信号能够实现SD-FEC门限下80-km的传输。(3)THP编码可以看做发射端的DFE均衡算法。本文提出了基于非线性THP编码的预反馈均衡算法,基于C波段外调直检系统,分别实现了84 Gbps PAM-4和107 Gbps PAM-4在HD-FEC下的80-km和40-km传输。其次,开展了双偏强度调制光传输系统中信号检测与处理研究,提出了基于KK检测算法和新型双偏PAM调制的方案,既降低了硬件和运算复杂度,又保证了高性能KK检测。解偏振复用需要恢复光场信息,本文采用基于KK检测的偏振复用接收机结构来实现光场信息恢复,与传统相干接收相比硬件复杂度明显降低。同时为了实现高性能的KK检测,本文提出载波抑制的PAM-4调制方案,保证接收机侧有稳定的的载信比,并且此方案不需要接收端的载波相位恢复,降低了对激光器线宽的要求。最后,按照PON系统下行传输需求进行了演示实验,验证了100 Gbps PDMPAM-4信号的20-km和40-km传输,结果表明,根据2.4×10-2的SD-FEC要求,可得到29dB的功率预算。同时,开展了数字移动前传光传输技术研究,提出了基于新型PAM调制和采样比特优化映射的方案,来提升移动信号的传输质量。理论分析表明,不同权重采样比特出现误码时对移动信号带来的失真不同。基于此,本文的思路是,给高阶采样比特好的传输条件,让误码集中于低阶采样比特部分。对于信噪比受限的光传输链路,分别提出了基于非均匀PAM-4调制,和基于混合PAM-2/PAM-4调制的方案。对于受限于非线性损伤的光传输链路,如啁啾效应严重的DML和EML系统,提出了比特交织的方案。验证实验结果表明,以上三种方案与传统PAM-4调制相比,都能显着降低移动信号失真。最后,开展了模拟移动前传光传输技术研究,研究了与低成本IM-DD兼容的并行信号检测方案,来解决传统模拟传输不支持上行多点到点连接的问题。另外,在此基础上,还提出了基于波长选择开关(wavelength selective switch,WSS)和波导阵列光栅路由器(arrayed waveguide gratting router,AWGR)的结构,来支持光传输层资源共享。验证实验结果表明,采用并行信号检测和所设计的系统结构,传输性能可以满足模拟移动前传对信号性能的要求。

贺雪莉[2](2019)在《视频SAR成像处理算法及其FPGA实现》文中指出合成孔径雷达(Synthetic Aperture Radar,简称SAR)是一种高分辨率成像雷达,工作于微波波段,具有很强的穿透性,基本不受云、雾、雨等影响,因此可以全天候全天时地获得探测区域的图像。传统的聚束式SAR成像模式由于图像帧更新速率太小,只能得到静态的目标图像而无法获取场景中运动目标的运动方向、速度等相关信息,甚至无法通过静止图像区分场景静止目标与动态目标。视频合成孔径雷达(称为VideoSAR)是对经典聚束SAR成像模式的扩展,通过提高帧更新速率,可以提供对成像区的连续视频观察,获取位于场景中的动态目标信息。论文详细分析了动目标在VideoSAR回波和帧图像中的特征,为VideoSAR成像处理和动目标检测提供了理论基础。基于改进的极坐标格式算法(Polar Format Algorithm,简称PFA),提出了适用于VideoSAR帧图像产生的成像处理方法。为了实现实时成像处理,基于现场可编程门阵列(Field Programmable Gate Array,简称FPGA)设计了VideoSAR成像处理系统。通过仿真和实测数据处理对算法和FPGA实现性能进行了验证。论文共有六章,各章节主要内容如下:论文第一章绪论,介绍了VideoSAR系统的研究背景和国内外发展现状、应用场景,以及其成像处理技术研究的意义。最后介绍了论文的主要工作。论文第二章基于PFA算法的视频SAR成像分析,从SAR回波数据和PFA算法处理两个方面分析了动目标的特性;介绍了VideoSAR成像中的主要参数指标,并通过指标分析提出了基于PFA处理的全孔径成像子孔径分割的VideoSAR成像算法。论文第三章FPGA硬件模块,介绍了本设计系统中最主要的两个数据存储模块DDR3SDRAM和Flash的硬件组成及时序控制。最后介绍了模拟信号/数字信号(简称A/D)转换模块的设计,为系统的实时性提供了理论基础。通过实际测试验证了硬件模块的可行性。论文第四章基于FPGA的VideoSAR成像算法实现,设计了基于FPGA处理的整套VideoSAR成像算法的架构,并分析了系统的控制时序和模块搭建,验证了系统的可行性。论文第五章VideoSAR成像系统验证与数据分析,介绍了设计的硬件实现平台,通过和MATLAB处理的结果进行分析比较,说明了基于FPGA处理的VideoSAR成像系统的精确性,同时,还从处理效率和资源占用两方面验证了整套处理系统的可行性。论文第六章总结与展望,对论文的研究内容进行了总结,说明本次系统设计优点的同时也提出了能够改进的地方,以及指出了接下来的研究方向。

邓锐[3](2018)在《面向新一代光接入网的实时系统及若干DSP技术研究》文中进行了进一步梳理高带宽网络需求的业务增长,通信多样化的发展趋势,以及方便快捷、绿色健康的生活理念,促使着人们对光接入网的升级需求不断增长。近年来,新一代光接入技术在学术及产业界得到了大量与深入的研究。其一,在高速光纤接入方面,为满足日益增长的宽带业务需求,下一代无源光网络(PON)的研究,引起了广泛重视。其二,新型可见光通信顺应着绿色健康的生活理念而出现,逐渐成为下一代室内高速接入的最具发展潜力的技术之一,目前成为学术界一大研究热点。其三,从单纯的光纤通信,到光纤、无线电通信的无缝融合,再到光纤、无线电及自由空间光通信的多重融合,这些新型光纤无线混合通信方面的研究,被视为未来室内外接入技术的发展方向。然而,在以上所提及的研究中,有关调制格式及关键数字信号处理(DSP)算法的提出与验证,均是基于离线实验,其并未考虑算法的硬件实现形式、实现复杂度,实现过程中的数据精度,及所需的片上资源开销与实现后的功率消耗等一系列问题。本论文针对这一系列问题,搭建了面向新型光接入网的实时通信实验平台,研究并提出了多种适合于硬件实现的高效数字信号处理算法,以推动新型光接入网的规范化及实用化进程。另外,从理论方面展开研究,提出了若干有效方案以解决新型光接入通信系统中的相关关键问题。本论文主要研究内容及取得的相关成果如下:第一,面向下一代PON的直接检测(IMDD)光纤通信系统,开展的研究工作如下:1)提出了一种适用于实时实现的精确符号同步算法及一种基于导频的实时信道估计方案,在基于16路并行1024点快速傅里叶变换/逆变换(FFT/IFFT)的直接检测光正交频分复用(DDO-OFDM)实时系统中进行实验验证。实验结果验证了所提出的算法的有效性,并首次验证了基于多路并行大尺寸FFT/IFFT实现光OFDM系统的可行性,证明了基于导频的信道估计方案可以抵抗实时DDO-OFDM系统中的采样频偏所带来的影响。2)基于归零模式(RTZ)数模转换器(DAC),实验实现了一个25 Gb/s的直检双频带离散傅里叶变换扩展(DFT-Spread)OFDM半实时传输系统。首次证明了采用采样RTZ-DAC及双频带传输技术提高DDO-OFDM速率的可行性,该项工作有利于推动25G OFDM-PON的发展进程。3)基于超奈奎斯特(super-Nyquist)采样技术,实验实现了一个基于欠采样模数转换器(ADC)的双频带奈奎斯特四电平脉冲幅度调制(Nyquist PAM-4)半实时IMDD光传输系统。尽管系统中所利用的ADC采样速率仅为5 GSa/s,该系统的传输速率却高达20 Gb/s,它首次证明了基于super-Nyquist采样技术的双频带传输方案的有效性。第二,面向室内新型可见光接入,开展的若干理论及实时实验研究工作如下:1)实验研究了自适应DFT-Spread-OFDM应用于基于发光二极管(LED)的可见光通信系统中的可行性。结果表明,自适应DFT-spread-OFDM可同时抵抗LED可见光通信中的非线性效应及高频衰落效应。2)提出了一种基于串行IFFT的周期性噪声消除算法,在LED可见光通信系统中进行实验验证。从理论上分析了该算法的有效性,实验结果表明该算法可有效消除因非理想放大元件中的自激效应而产生的周期性噪声以改善系统性能。3)提出了一种简单的基于训练序列(TS)的采样频偏(SFO)估计与消除算法,实验实现一个基于激光二极管(LD)的吉比特实时OFDM可见光通信系统,并首次演示了一个基于可见光通信的1.485Gb/s高清串行数字接口(HD-SDI)视频信号传输。另外,提出了一种实时易实现的低复杂度预编码方案,相关实验表明,该编码方案可有效抵抗可见光通信中高频衰减所带来的影响。第三,面向新型光纤无线混合接入,展开了若干理论及实时系统研究,开展的研究工作如下:1)首次搭建并展示了一个软件自定义的直接检测光纤通信与激光可见光通信融合的光纤无线混合通信实时实验系统,实验结果表明,在无采样频偏补偿的情况下,该系统仍可取得超2 Gb/s的传输速率,初步证明了激光可见光通信与直检光纤通信的融合可应用于未来室内外光接入的潜在可能性。2)提出了一种简化的实时可实现的多模盲均衡算法,实验实现了一个实时Q波段(36-41 GHz Q-band)PAM-4光载无线(RoF)通信系统,同时,在系统中研究了交织里所(RS)纠错编码的性能,研究结果表明了所提出与所采用的算法的有效性。3)首次采用光子四倍频及平衡预编码技术,实现了一个W波段(75-110GHz W-band)的光纤无线混合通信系统,从理论与实验的角度分别证明了所采用技术的有效性。4)首次将Twin-SSB-OFDM传输技术用于光载无线通信,实现了一个基于电滤波器的双单边带OFDM外差式W波段光纤无线混合系统,并提出了一种面向外差式光纤无线混合系统的实时可实现的载波恢复算法,通过离线实验与实时研究相结合的方式,验证了该算法的效果,同时初步证明了基于电滤波器的Twin-SSB-OFDM传输方案应用于未来高速光纤无线混合接入中的可行性。

李涛[4](2018)在《数字化电子侦察接收机宽带侦收与处理技术研究》文中研究指明电子侦察卫星是获取电子情报的重要手段,尤其在快速作战决策方面,更是有其独特的优势。随着现代雷达和通信技术的发展,电子侦察面临的信号带宽越来越大,使得现有星载电子侦察系统在执行信号侦收任务时面临更大挑战。传统电子侦察卫星采用扫频工作方式,对宽频段范围内短时猝发信号的捕获概率相对较低;接收机带宽相对有限,对于宽带雷达信号、扩频通信信号等宽带信号难以全面获取信号的各项参数;在多信号环境中,对弱小信号的捕获能力相对有限。因此,本文顺应中频甚至射频直接数字化、大带宽及实时处理的电子侦察接收机发展趋势,对宽带侦收和处理技术展开了深入研究。为实现宽频段采样,本文研究了几种基于ADC并行的宽带高速采样技术,包括时间交叉采样技术、混合滤波器组技术和模拟信道化同步变频采样技术等,分析了优劣特征和失配因素,对宽带电子侦察接收机的信号采样环节的设计与实现具有参考意义。本文提出基于频谱折叠的双通道高速并行采样方法,从频带折叠与恢复的角度解决了模拟带宽不足问题,该方法通道对称性较高,误差小且容易校正。本方法可以与时间交叉采样等方法组合,进一步拓展采样率,实现高速高精度采样。为解决宽带电子侦察数字接收机中高速并行采样数据的实时处理问题,考虑实现难度、扩展度、灵活性、系统性能等因素,设计了信号实时并行处理的一系列方案,包括免混频宽带数字正交解调、基于数据抽取和流水线运算的并行FIR滤波器、数字下变频实现窄带数字接收机、并行化宽带实时频谱分析等,解决了以FPGA为实时处理核心的宽带电子侦察接收机高速实时处理中的难点。上述实时处理方案在数字化宽带电子侦察接收机工程实现中得到充分验证。传统的信号采样方式在数据上存在大量的冗余。作为基于压缩感知理论的模拟-信息转换器中的一种,奈奎斯特折叠接收机可以利用单片ADC实现整个雷达频段超宽带范围内信号的高概率截获,是一种均衡硬件资源量与接收性能的结构,其后续数字信号处理可采用经典算法予以分析。在对奈奎斯特折叠接收机详细分析的基础上,为解决其输出复合调制信号处理复杂的问题,设计了一种双通道方案的奈奎斯特折叠接收机结构。该结构利用双通道输出对消了输入信号本身的调制,在信号分析中具有更低的运算量、更广的适用性和更高的性能。针对常用的线性调频宽带雷达信号,本文提出了多种适用于奈奎斯特折叠接收机的参数估计方法。结合输出信号的复合调制特征,设计了基于特定间隔瞬时自相关的参数估计方法、基于时频边界拟合的参数估计方法和基于奇异值分解的参数估计方法等,并对这几种方法进行了仿真对比分析。这几种方法为奈奎斯特折叠接收机用于雷达等宽带信号的侦收和分析提供了理论支撑。本文最后论述了宽带电子侦察接收机的工程化实现技术。包括某小型化星载电子侦察处理单元和一种更大带宽的地面宽带电子侦察系统,其中充分运用和验证了本文模拟信道化同步变频采样技术、宽带实时频谱分析技术等成果。为提高星载电子侦察接收机在有限硬件条件下的宽频段侦收能力,分析NYFR在工程实现中的难点并提出了一种复合本振和实采样形式的奈奎斯特折叠接收机结构。在增加一定硬件规模的代价下,这是一种有较高可实现性的方案。

郭丰睿[5](2018)在《基于Arria10 FPGA的高性能信号处理系统的设计与实现》文中指出随着高性能信号处理系统对处理能力和传输带宽的需求不断提升,高集成低功耗的架构特点已经成为下一代高性能处理平台的主要发展趋势。在雷达信号处理领域,由于FPGA具有优于大多数处理器的功耗比,基于FPGA的高性能信号处理系统的架构对于提升整机处理性能以及单位体积、功耗下的处理能力意义重大。在实际的系统设计中,多片处理器往往以高度集成的形式来实现处理密度的提升,然而基于FPGA的处理系统的高密度集成有两个关键技术亟需突破。本文针对这两个关键技术难点提出优化解决方案,并完成新一代高性能信号处理平台的设计与实现,细节如下:首先,在高速DDR4并行总线设计中,文中针对蛇形线模型提出一种基于S参数的时延算法来量化绕线时延和蛇形线高、线间距以及信号频率三者之间的关系。结果表明,在一定的门限内,蛇形绕线时延和蛇形线高、平行绕线间距以及信号频率强相关,并呈现一定的函数关系;而超过一定门限后,蛇形绕线时延与三者关系不大。此结论为电路工程师提供了一套完善有效的蛇形绕线设计准则,可有效解决高速蛇形线信号等长不同步问题。另外,文中针对高速高复杂度PCB上的一驱多负载集成设计,对现有常规菊花链拓扑进行分析、优化,提出了一种将PCB考虑为三维空间结构的新型三维菊花链拓扑,并通过建模仿真验证了新型三维菊花链拓扑可有效减弱多负载分支线和过孔的非理想效应,大幅增加了接收端噪声裕量,为更高速、更高复杂度PCB上的芯片互连设计提供了有效手段。其次,在高功率密度电源分配网络(Power Distribution Network,PDN)优化设计中,基于频域目标阻抗法,构建常用电容库模型,提出一种低高低分频段PDN优化法,在利用电容去耦时采用从低频至高频,再至低频的去耦思路,完成PDN去耦电容网络的精简和优化,降低设计难度和成本。最后,设计一套基于altera Arria-10系列FPGA的高性能信号处理平台,并通过仿真测试完成新一代处理平台性能的验证,高速缓存DDR4读写速率达到2133Mbps,实测带宽达到12.75GB/s(理想带宽的76%),实现了新一代信号处理平台更高速率和更高密度的性能提升。

蔡鹏[6](2016)在《嵌入式高速并行信号处理器研究与实现》文中进行了进一步梳理随着现代电子战的作战需求和雷达技术的不断发展,要求雷达信号处理系统具有更高的采样频率、数据传输带宽和数据处理速度,然而传统单片雷达信号处理器难以满足高速率大数据量数据的实时处理。因此,将并行处理技术与嵌入式信号处理技术结合,设计高性能嵌入式并行信号处理器是提高雷达信号处理器性能的关键。本文针对SAR信号对快成像速度、高处理精度的需求,设计了一种嵌入式高速并行信号处理器。文中首先从现代嵌入式信号处理器技术、并行处理技术和嵌入式处理器互连技术这三个方面对嵌入式高速并行信号处理技术进行了研究。其次,根据上述研究成果和实际项目需求,经过详细分析和论证提出了一种嵌入式高速并行信号处理器的设计方案。然后,根据设计方案,完成了嵌入式高速并行信号处理器的主要芯片选型和电路设计。最后,进行了并行信号处理器的单元测试和系统测试,测试结果说明了本并行信号处理器具有处理能力强、数据吞吐率高等特点。

李云志[7](2009)在《并行信号处理算法的硬件实现研究》文中研究表明信号处理作为一门涉及到多个学科领域的新兴学科,其内容涉及到算法和硬件两个方面。信号处理算法的硬件实现则是理论和实践的桥梁,同时也是科学和工程的交汇点。针对很多实际应用的计算量越来越大和对实时性的要求也越来越高这一难题,并行处理理论这一新兴的理论和工程方法得到极大的重视,将这一理论应用到信号处理工程实践当中可以极大地解决某些大运算量算法对硬件性能的依赖性以及满足信号处理实时化的要求。本文从信号处理算法的并行化硬件实现这一实际要求入手,构建了一套完整包含了中频信号采样板到后端的4 TS201 DSP高速并行信号处理板的硬件系统,在这套硬件系统的基础上探讨了算法并行化的理论及具体实现方法,并且以具有广泛代表性和实际工程意义的快速傅立叶变换算法为例,实现了两种不同的并行化算法。本文首先研究了中频采样技术。详细分析了带通信号采样理论,分析了ADC采样器件的关键性能指标,以此为依据制定了一套信号采样板的系统方案,然后完成了该采样板的PCB设计并讨论了高速PCB设计当中的电磁兼容设计方法,最后从实际应用出发完成了该信号采样板的FPGA设计并给出了实现结果。其次研究了并行高速DSP信号处理板的系统方案。从并行化计算的实际要求出发设计了采用复合耦合结构的多处理器系统结构,并且完成共享总线的FPGA设计,设计了一个具有总线仲裁机制的SDRAM控制器,实现了信号处理板与信号采样板的数据通信。接着研究了并行算法的基本概念和传统串行算法并行化处理的基本方法,紧接着阐述了快速傅立叶变换算法的原理。在此基础上通过分析快速傅立叶变换算法的内在串行性和并行性提出了粗粒度块分配流水线算法和中粒度频率抽取算法两种并行FFT算法,并且针对硬件结构对算法进行了优化并给出了具体实现方法。最后搭建了一个测试平台实际测试了两种算法的运算开销和性能,分析和对比了两种并行算法的特点和性能,提出了两种算法的优缺点和具体适用的场合。

王明[8](2009)在《基于TS101的高速实时并行信号处理系统设计与研究》文中研究表明随着数字技术的迅猛发展,对数字信号处理要求也越来越苛刻。在雷达领域,高速度、高精度、大动态范围极高数据吞吐的雷达信号处理系统势在必行。传统的单片DSP系统己很难满足大量数据处理的要求,所以开发高速并行的DSP系统,利用其强大的并联扩展能力,组成超高速的浮点运算能力的实时信号处理系统显得尤为重要。为适应现代数字信号处理发展的要求,本文开发了以4片ADSP-TS101S构成的紧耦合高速实时的并行信号处理系统。文章的第一章节介绍了论文的研究背景、意义和DSP的发展概况;第二章详细阐述了滤波运算的理论知识、实现方法,重点研究了时变加权滤波器的设计,按照一定参数对各种滤波器进行了研究和仿真,并给出了仿真结果;第三章详细叙述了ADSP-TS101S芯片结构性能特点,并根据系统参数设计要求,给出了相应系统设计方案的实现框图;第四章介绍了ADSP芯片的集成开发环境——VisualDSP++4.0和软件开发流程;第五章详尽叙述了信号处理机的具体实现,给出了各个硬件功能模块的详细设计,以及部分功能模块的测试结果。实验表明,此高速实时并行信号处理系统具有良好的性能,达到了技术设计要求,可适用于多种场合。

欧阳益民[9](2008)在《高速数字图像并行处理系统》文中研究表明高帧频、高分辨率、多通道CCD图像传感器的采用,以及多传感器融合技术、复杂算法、多算法联合跟踪技术的发展,带来了多任务流、大数据量、复杂计算的实时处理问题,对高速并行处理技术提出了更大的挑战,需要深入研究并行处理技术。根据芯片技术的发展,论文中开发的高速实时并行处理系统满足目前及将来一阶段时间内不同图像处理系统、不同任务的需求。为了设计具有扩展性好、处理能力强、适应性强等特点的多DSP并行处理系统,广泛分析目前并行处理系统架构及核心处理芯片的发展趋势,研究了高速DSP TMS320C6455的特点,设计了基于多TMS320C6455的并行处理系统,在该平台上实现了复杂场景下对扩展目标的稳定跟踪和精确定位,取得了阶段性成果。主要研究内容和结果如下:1分析了目前数字图像处理技术的发展及需要,指出研究新型多DSP并行处理系统的必要性。2研究了各种并行处理系统架构的特点,分析了包括TSl01、TS201、TMS320C6455及高性能可重构器件FPGA等处理芯片的优缺点,并对构成系统的外围器件的性能作详细的分析。3设计了基于TMS320C6455+高性能FPGA的新型静态互连网络结构,其处理器之间均能直接通过高速串行总线互连,形成通用型的多DSP并行处理机。4在该平台上移植了粒子滤波、相关跟踪及模板偏移校正跟踪、曲面拟合等算法,实验中成功实现对扩展目标的稳定跟踪及精确定位,验证了该平台的功能。论文的最后,总结了本文的主要工作,并指出了存在的问题及进一步研究的方向。

郭元曦[10](2008)在《水声阵列信号处理的并行实现研究》文中研究指明大运算量的科学计算以及高速实时信号处理已经无法依靠传统的单处理机系统完成,并行处理是解决不断增长的运算速度要求和有限的处理能力之间矛盾的必然选择。伴随着水声信号处理理论的发展,人们对新一代水声信号处理系统在运算实时性、运算精度、动态范围及数据吞吐量等诸多方面提出了越来越高的要求,采用具有高运算性能及大数据吞吐能力的并行信号处理系统势在必行。与此同时,开发与之相对应的高效、快速、准确的并行算法也成为当务之急。本文在自行开发的“基于Quad C64X并行处理板的可扩展并行声纳信号处理平台”的基础上,围绕水声阵列信号处理中一些关键技术的并行实现进行了一系列的研究工作,具体研究内容可概括如下:第1章绪论部分阐述了本文的选题意义,概括了水声阵列信号处理技术的发展概况,同时介绍了并行处理技术中最为关键的几方面内容,并概括了全文的主要研究内容和组织结构。第2章研究了基于静态互连网络的可扩展通用并行声纳信号处理系统的结构,针对该并行处理系统中较重要的数据传输逻辑的设计与实现进行了说明,并对上述实现的性能进行了分析,给出了网络中结点间通信延迟和并行处理系统的加速比和效率的一般性结果。最后给出了整个系统的并行处理策略,分析了该系统在并行处理中的流水线处理层次。第3章介绍了典型常规波束形成算法的并行实现。以常规非数据依赖波束形成器的并行实现为目标,概括了波束形成算法基于并行DSP系统的实现方法和基于FPGA系统的并行实现方法,并在实际系统上进行了仿真和实现,对其性能进行了分析和比较。第4章以自适应波束形成基本理论为基础,研究了基于LCMV准则的自适应波束形成器的QR分解SMI算法。根据QR分解实现过程中Givens约化的内在并行性,在Givens约化的标准并行算法和贪婪并行算法的基础上,给出了一种通过子任务划分的并行算法。同时,研究了QR分解SMI算法及逆QR分解SMI算法的Systolic实现,并分析了在实际FPGA系统上进行上述Systolic阵列并行算法的硬件实现方法及结构。第5章研究了恒定束宽波束形成的设计与实现。给出了宽带恒定束宽波束形成的频域解决途径,并在此基础上分析了任意传感器条件下恒定束宽波束形成权向量的设计方法。基于实际实现研究了一种基于两级滤波器结构的恒定束宽波束形成器设计方法。另外还进行了近场球面波条件下恒定束宽波束形成阵设计的分析和讨论,提出了基于近场恒定束宽阵的权向量设计方法。分析了恒定束宽波束形成算法在实际系统上的并行实现。论文的最后总结了本文的研究成果和创新之处,并对下一步的研究工作进行了展望。

二、新型DSP器件在高速实时并行信号处理中的应用(论文开题报告)

(1)论文研究背景及目的

此处内容要求:

首先简单简介论文所研究问题的基本概念和背景,再而简单明了地指出论文所要研究解决的具体问题,并提出你的论文准备的观点或解决方法。

写法范例:

本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。

(2)本文研究方法

调查法:该方法是有目的、有系统的搜集有关研究对象的具体信息。

观察法:用自己的感官和辅助工具直接观察研究对象从而得到有关信息。

实验法:通过主支变革、控制研究对象来发现与确认事物间的因果关系。

文献研究法:通过调查文献来获得资料,从而全面的、正确的了解掌握研究方法。

实证研究法:依据现有的科学理论和实践的需要提出设计。

定性分析法:对研究对象进行“质”的方面的研究,这个方法需要计算的数据较少。

定量分析法:通过具体的数字,使人们对研究对象的认识进一步精确化。

跨学科研究法:运用多学科的理论、方法和成果从整体上对某一课题进行研究。

功能分析法:这是社会科学用来分析社会现象的一种方法,从某一功能出发研究多个方面的影响。

模拟法:通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。

三、新型DSP器件在高速实时并行信号处理中的应用(论文提纲范文)

(1)短距离光纤传输系统中的信号检测与处理关键技术研究(论文提纲范文)

摘要
ABSTRACT
第一章 绪论
    1.1 研究背景
        1.1.1 光纤传输历史中IM-DD系统的技术积累
        1.1.2 面向下一代通信系统的短距离光纤传输发展需求
    1.2 短距离光传输技术的研究现状和面临问题
        1.2.1 几种实现高速传输方案的选择
        1.2.2 IM-DD光传输系统中高速信号的损伤问题
        1.2.3 双偏IM光传输系统中的信号检测问题
    1.3 移动前传短距光传输的技术现状和特有问题
        1.3.1 移动前传系统的概述
        1.3.2 数字接口方案下的光传输面临的问题
        1.3.3 模拟接口方案下的光传输面临的问题
    1.4 本文的研究内容和创新点
    参考文献
第二章 基于先进均衡算法的IM-DD短距光传输技术
    2.1 IM-DD短距光传输系统中高速信号的损伤分析
        2.1.1 无啁啾IM-DD系统中高速信号损伤分析
        2.1.2 直调DD系统中啁啾效应对高速信号损伤产生的影响
        2.1.3 IM-DD短距光传输系统信号损伤解决方案的现状
    2.2 基于编码型MLSE均衡算法的部分响应信号解调
        2.2.1 部分响应信号解调与传统MLSE问题分析
        2.2.2 与MLSE均衡算法结合的编码原理
        2.2.3 实验装置介绍
        2.2.4 实验结果分析
    2.3 基于Volterra级数的反馈均衡算法
        2.3.1 基于Volterra级数的反馈均衡算法原理
        2.3.2 实验装置介绍
        2.3.3 实验结果分析
    2.4 基于非线性THP编码的预反馈均衡算法
        2.4.1 非线性THP编码技术原理
        2.4.2 实验装置介绍
        2.4.3 参数优化步骤
        2.4.4 实验结果分析
    2.5 本章小结
    参考文献
第三章 基于新型双偏PAM和 KK检测的短距光传输技术
    3.1 双偏系统中的基于KK检测算法的接收机研究
        3.1.1 KK检测算法的原理简述
        3.1.2 双偏系统中单边带信号的构建问题
        3.1.3 基于KK检测的接收机与外差接收机的异同
    3.2 双偏PAM调制系统中信号处理算法设计
        3.2.1 信号损伤分析
        3.2.2 双偏强度调制系统中接收端信号处理流程
    3.3 基于新型双偏PAM-4 的高性能KK检测
    3.4 实验验证与结果讨论
        3.4.1 实验装置介绍
        3.4.2 实验结果分析
    3.5 本章小结
    参考文献
第四章 基于新型PAM调制的数字移动前传光传输技术
    4.1 数字移动前传光传输系统的分析
        4.1.1 数字前传系统的结构和原理
        4.1.2 基于PAM-4 的数字移动前传光传输系统
    4.2 光传输中采样比特误码对移动信号质量的影响
    4.3 基于非均匀PAM-4 调制的采样比特优化映射
        4.3.1 非均匀PAM-4 调制及采样比特映射方案介绍
        4.3.2 理论与仿真分析验证
        4.3.3 实验装置介绍
        4.3.4 实验结果分析
    4.4 基于混合PAM-2/-4 调制方案下的采样比特优化映射
        4.4.1 混合PAM-2/-4 调制及采样比特映射方案
        4.4.2 方案可行性的理论分析
        4.4.3 实验装置介绍
        4.4.4 实验结果分析
    4.5 结合高速光传输非线性损伤特性的比特优化映射
        4.5.1 DML调制系统中PAM-4 信号的非线性损伤特性分析
        4.5.2 EML调制系统中PAM-4 信号的非线性损伤特性分析
        4.5.3 实验装置介绍
        4.5.4 实验结果分析
    4.6 本章小结
    参考文献
第五章 基于并行信号检测的模拟移动前传光传输技术
    5.1 模拟移动前传光传输层资源共享的技术现状
        5.1.1 波分复用模拟移动前传系统中光传输层资源共享需求
        5.1.2 模拟移动前传光传输中接收机共享的研究现状
    5.2 基于并行信号检测的多点对点光传输与资源共享实现结构
        5.2.1 并行信号检测原理
        5.2.2 资源共享实现结构
    5.3 下行光传输性能验证
    5.4 基于WSS的并行信号检测与上行光传输性能验证
    5.5 基于AWGR的并行信号检测与上行光传输性能验证
        5.5.1 AWGR的路由特性介绍
        5.5.2 基于AWGR的并行信号检测原理
        5.5.3 上行光传输性能验证
    5.6 本章小结
    参考文献
第六章 总结与展望
    6.1 工作总结
    6.2 工作展望
附录:中英文对照
致谢
攻读博士学位期间已发表或录用的论文
攻读博士学位期间参与科研项目

(2)视频SAR成像处理算法及其FPGA实现(论文提纲范文)

摘要
ABSTRACT
注释表
缩略词
第一章 绪论
    1.1 研究背景及意义
    1.2 基于FPGA的Video SAR成像技术
    1.3 国内外发展现状
    1.4 论文主要工作
第二章 基于PFA算法的Video SAR成像分析
    2.1 引言
    2.2 动目标回波特性分析
        2.2.1 LFM信号回波模型
        2.2.2 静止目标的回波分析
        2.2.3 运动目标回波分析
    2.3 基于PFA算法的动目标目标特性分析
        2.3.1 PFA算法分析
        2.3.2 静止目标极坐标格式处理
        2.3.3 运动目标极坐标格式处理
    2.4 Video SAR帧图像成像原理
        2.4.1 基于PFA算法的子孔径处理分析
        2.4.2 基于PFA算法的全孔径处理子孔径分析
    2.5 Video SAR主要参数分析
        2.5.1 全孔径参数分析
        2.5.2 不重叠子孔径分割方式参数分析
        2.5.3 重叠子孔径分割方式参数分析
第三章 FPGA硬件模块
    3.1 引言
    3.2 DDR3模块分析
        3.2.1 DDR3 SDRAM介绍
        3.2.2 DDR3控制分析
        3.2.3 DDR3二维数据存储方式分析
        3.2.4 DDR3模块实测验证
    3.3 Flash模块分析
        3.3.1 Flash介绍
        3.3.2 Nand Flash控制分析
        3.3.3 Nand Flash模块实测验证
    3.4 A/D实时采样模块分析
第四章 基于FPGA的Video SAR成像算法实现
    4.1 引言
    4.2 基于FPGA的Video SAR系统设计
    4.3 基于FPGA的PFA算法分析
        4.3.1 雷达参数模块分析
        4.3.2 距离向处理子模块分析
        4.3.3 方位向处理模块分析
    4.4 基于FPGA的子孔径分割分析
第五章 Video SAR成像系统验证与数据分析
    5.1 引言
    5.2 硬件实现平台
    5.3 基于FPGA的PFA算法模块性能分析
        5.3.1 参数模块数据分析
        5.3.2 距离处理模块数据分析
        5.3.3 方位向插值模块数据分析
    5.4 基于FPGA的Video SAR成像系统精度与效率分析
        5.4.1 仿真数据处理分析
        5.4.2 实测数据处理分析
        5.4.3 处理效率与资源分析
    5.5 本章小结
第六章 总结与展望
参考文献
致谢
在学期间的研究成果及发表的学术论文

(3)面向新一代光接入网的实时系统及若干DSP技术研究(论文提纲范文)

摘要
Abstract
第1章 绪论
    1.1 选题背景
    1.2 国内外研究现状
        1.2.1 面向PON接入的光纤直接检测系统
        1.2.2 面向室内接入的高速可见光通信系统
        1.2.3 面向混合接入的光载无线通信系统
        1.2.4 面向光接入方式的实时通信系统
    1.3 本论文的研究工作和结构安排
第2章 面向光接入的调制格式及常见DSP技术
    2.1 引言
    2.2 OFDM调制
        2.2.1 IMDD-OFDM 光通信系统
        2.2.2 面向 IMDD-OFDM 光通信系统的常见 DSP 技术
    2.3 PAM调制
        2.3.1 面向 PAM4 光通信系统的常见 DSP 技术
        2.3.2 Nyquist-PAM4 调制
    2.4 小结
第3章 光纤 DD-OFDM 实时系统及若干 DSP 技术研究
    3.1 引言
    3.2 基于 1024 点 FFT 的自适应光纤 IMDD-OFDM 实时系统
        3.2.1 实验装置与参数设置
        3.2.2 关键DSP技术
        3.2.3 实验结果与分析
    3.3 基于导频信道估计的采样频偏抵抗性能实验研究
        3.3.1 原理分析
        3.3.2 实验装置及实验结果分析
    3.4 小结
第4章 面向下一代 PON 的低成本光纤 IMDD 系统研究
    4.1 引言
    4.2 基于归零码 DAC 与欠采样技术的双频带 OFDM 半实时系统
        4.2.1 方案原理
        4.2.2 实验装置与参数设置
        4.2.3 实验结果与分析
    4.3 基于 Super-Nyquist 采样的双频带 Nyquist-PAM4 半实时系统
        4.3.1 实验装置及系统原理
        4.3.2 实验结果与分析
    4.4 小结
第5章 面向室内 LED 可见光通信系统的 DSP 技术研究
    5.1 引言
    5.2 基于自适应 DFT-Spread-OFDM 的 LED 可见光通信系统研究
        5.2.1 原理介绍
        5.2.2 实验装置与参数设置
        5.2.3 实验结果与分析
    5.3 基于串行 IFFT 的 VLC-OFDM 系统周期噪声去除算法研究
        5.3.1 原理分析
        5.3.2 实验装置设置与实验结果
    5.4 小结
第6章 面向高速可见光接入的实时系统研究
    6.1 引言
    6.2 采用 TS 采样频偏估计的实时 VLC-OFDM 系统研究
        6.2.1 算法原理
        6.2.2 实验装置与实验结果
    6.3 基于哈达马预编码技术的实时 VLC-OFDM 系统研究
        6.3.1 原理分析
        6.3.2 实验装置与实验结果分析
    6.4 软件自定义实时混合可见光光纤传输系统实验展示
        6.4.1 实验系统与参数设置
        6.4.2 实验结果与分析
    6.5 小结
第7章 面向光载无线接入的DSP技术及实时系统研究
    7.1 引言
    7.2 基于 CMMA 均衡的实时 RoF-PAM4 系统研究
        7.2.1 实验系统及参数设置
        7.2.2 实时CMMA实现原理
        7.2.3 实验结果与分析
    7.3 基于光子四倍频与平衡预编码的W波段矢量信号产生
        7.3.1 实验系统与原理分析
        7.3.2 实验装置设置与实验结果
    7.4 基于盲载波恢复算法的 W 波段 Twin-SSB-OFDM 实验系统
        7.4.1 原理分析
        7.4.2 离线实验与结构分析
        7.4.3 实时实验及实验结果分析
    7.5 小结
结论
参考文献
致谢
附录A 攻读博士学位期间已发表与待发表的论文
附录B 攻读博士学位期间参与的科研课题与获得的奖励

(4)数字化电子侦察接收机宽带侦收与处理技术研究(论文提纲范文)

摘要
Abstract
缩略语表
第一章 绪论
    1.1 课题来源
    1.2 课题研究意义
    1.3 国内外研究现状与发展趋势
        1.3.1 电子侦察卫星现状与发展
        1.3.2 宽带数字接收机技术发展
        1.3.3 超宽带模拟信息转换器技术发展
    1.4 论文的主要工作及结构安排
第二章 基于多路并行的接收机宽带采样技术研究
    2.1 引言
    2.2 时间交叉采样技术研究
        2.2.1 TIADC采样原理
        2.2.2 TIADC常规失配分析
        2.2.3 TIADC缺点与其他失配分析
    2.3 混合滤波器组采样技术研究
        2.3.1 HFB采样原理
        2.3.2 HFB与 TIADC的关系
        2.3.3 HFB优缺点分析
    2.4 模拟信道化同步变频采样技术研究
        2.4.1 模拟信道化同步变频采样原理分析
        2.4.2 模拟信道化同步变频采样仿真
        2.4.3 模拟信道化同步变频采样特点与失配分析
    2.5 一种基于频谱折叠的新型双通道采样技术
        2.5.1 基于谐波混频的频谱折叠
        2.5.2 基于数字混频的折叠频谱恢复处理
        2.5.3 频谱折叠双通道采样原理仿真
        2.5.4 失配分析与校正
    2.6 本章小结
第三章 宽带电子侦察数字接收机实时处理技术研究
    3.1 引言
    3.2 宽带数字正交解调技术研究
        3.2.1 传统模拟和数字正交解调
        3.2.2 免混频数字正交解调
    3.3 线性相位FIR滤波器的并行处理技术研究
        3.3.1 基于多相滤波的FIR滤波器并行处理结构
        3.3.2 一种基于数据抽取和流水线运算的并行FIR滤波器优化结构
        3.3.3 一种基于双路并行滤波的滤波器内插结构
    3.4 宽带接收机的数字下变频窄带抽取处理技术研究
        3.4.1 基于多相滤波的宽带数字下变频结构优化设计
        3.4.2 一种频率和带宽可调的数字下变频结构设计
        3.4.3 宽带接收机实现窄带接收机功能的性能分析
    3.5 基于宽带实时频谱分析的信号处理技术研究
        3.5.1 一种基于时间抽取的并行FFT实时处理结构
        3.5.2 频域检测与频率模板触发
        3.5.3 基于频谱概率的数字荧光技术
        3.5.4 基于FFT的频域参数实时测量
    3.6 本章小结
第四章 基于NYFR的超宽带接收机技术研究
    4.1 引言
    4.2 NYFR原型结构分析
        4.2.1 基于调制脉冲本振的NYFR原型结构
        4.2.2 NYFR结构输出信号特征分析
        4.2.3 NYFR输出噪声特性分析
    4.3 基于谱峰搜索的NZ参数估计
        4.3.1 NYFR对频谱的影响分析
        4.3.2 基于频谱峰值法的NZ估计算法
    4.4 一种双通道NYFR改进结构
        4.4.1 双通道NYFR结构
        4.4.2 基于双通道NYFR的信号参数估计
        4.4.3 仿真与分析
    4.5 本章小结
第五章 NYFR截获的LFM信号参数估计方法研究
    5.1 引言
    5.2 基于特定间隔瞬时自相关的参数估计算法
        5.2.1 整本振周期瞬时自相关法
        5.2.2 半本振周期瞬时自相关法
    5.3 基于时频边界拟合的参数估计算法
        5.3.1 LFM/SFM复合调制信号时频分析方法研究
        5.3.2 基于时频边界直线拟合的参数估计
    5.4 基于奇异值分解的参数估计算法
        5.4.1 基于奇异值分解的调频斜率估计
        5.4.2 基于黄金分割法的快速搜索方案
    5.5 性能仿真与横向对比
    5.6 本章小结
第六章 宽带电子侦察接收机工程实现
    6.1 引言
    6.2 一种基于宽带实时频谱分析的小型化电子侦察系统实现
        6.2.1 整体设计
        6.2.2 基于FPGA的电磁频谱态势监视实现
        6.2.3 辐射源信号参数特征实时提取处理
    6.3 一种超宽带电子侦察系统实现
        6.3.1 整体设计
        6.3.2 基于FPGA的中频直接采样硬件设计
        6.3.3 基于宽带扫频的监视和宽带控守相结合的信号侦收技术
    6.4 NYFR工程实现方法探究
        6.4.1 原型结构实现中的非理想因素分析
        6.4.2 一种易实现的基于复合本振的NYFR实现结构
    6.5 本章小结
第七章 结论与展望
    7.1 论文主要工作及创新点总结
    7.2 下一步的工作展望
致谢
参考文献
作者在学期间取得的学术成果
作者在学期间参加的科研项目

(5)基于Arria10 FPGA的高性能信号处理系统的设计与实现(论文提纲范文)

摘要
Abstract
第1章 绪论
    1.1 研究背景与意义
    1.2 国内外发展现状
        1.2.1 高速实时信号处理系统发展现状
        1.2.2 高速实时信号处理系统关键技术研究
        1.2.2.1 高速缓存DDR4的信号完整性研究
        1.2.2.2 高功率密度PDN的电源完整性研究
    1.3 本文主要工作
        1. 高速高密度信号处理系统的信号与电源完整性问题分析
        2. 基于信号完整性的高速DDR4并行总线设计
        3. 基于电源完整性的高功率密度PDN设计
        4. 高速高密度信号处理系统硬件设计
    1.4 本文组织结构
第2章 基于信号完整性的高速DDR4并行总线研究
    2.1 高速并行总线时序同步技术研究
        2.1.1 蛇形线模型参数分析
        2.1.2 基于S参数的时延计算方法
        2.1.3 基于HFSS的蛇形线建模仿真
        2.1.4 结论分析
    2.2 重负载DDRX互连结构技术研究
        2.2.1 菊花链拓扑结构
        2.2.2 新型三维菊花链拓扑结构
        2.2.2.1 PCB分层走线策略
        2.2.2.2 弱化过孔非理想效应
        2.2.3 基于HFSS的新型拓扑结构建模仿真
        2.2.4 结论分析
    2.3 小结
第3章 基于目标阻抗法的高功率密度PDN优化技术研究
    3.1 PDN的组成单元
        3.1.1 VRM模型
        3.1.2 去耦电容网络
        3.1.3 电源地平面
        3.1.4 芯片—封装电容
    3.2 基于目标阻抗法的一种PDN优化方法
        3.2.1 电容网络的去耦效应
        3.2.2 常用电容库模型的构建
        3.2.3 低高低分频段优化法
        3.2.4 基于PDN Design Tool的仿真验证
    3.3 小结
第4章 高速高密度处理系统的设计实现
    4.1 FPGA信处板总体设计方案
        4.1.1 单板设计指标
        4.1.2 单板设计框图
    4.2 分模块设计详述
        4.2.1 FPGA模块设计
        4.2.1.1 XCVR接口配置
        4.2.1.2 I/O接口配置
        4.2.1.3 FPGA配置
        4.2.2 SRIO互连模块设计
        4.2.2.1 单板SRIO互连分析
        4.2.2.2 SRIO交换芯片电路设计
        4.2.3 PCIE互连模块设计
        4.2.3.1 单板PCIE互连分析
        4.2.3.2 PCIE交换芯片电路设计
        4.2.4 以太网互连模块设计
        4.2.4.1 单板以太网互连分析
        4.2.4.2 以太网交换芯片电路设计
        4.2.5 主控端MCU互连模块设计
        4.2.5.1 MCU功能分析
        4.2.5.2 MCU电路设计
        4.2.6 高速缓存DDR4电路设计
        4.2.7 电源模块设计
        4.2.7.1 电源需求分析
        4.2.7.2 FPGA内核PDN优化设计
    4.3 系统性能分析
        4.3.1 高速DDR4性能分析
        4.3.2 系统电源轨性能分析
    4.4 小结
工作总结与展望
    一、 研究工作总结
    二、 研究工作展望
参考文献
攻读学位期间发表论文与研究成果清单
致谢

(6)嵌入式高速并行信号处理器研究与实现(论文提纲范文)

摘要
Abstract
第1章 绪论
    1.1 课题研究背景和意义
    1.2 国内外的研究现状和发展趋势
        1.2.1 嵌入式处理器技术研究现状和发展趋势
        1.2.2 并行处理技术研究现状和发展趋势
        1.2.3 高速互连技术研究现状和发展趋势
    1.3 本文主要工作及其章节安排
第2章 嵌入式高速并行信号处理技术研究
    2.1 概述
    2.2 嵌入式信号处理器技术
        2.2.1 DSP技术
        2.2.2 FPGA技术
        2.2.3 MCU技术
        2.2.4 GPU技术
    2.3 并行处理技术
        2.3.1 并行处理技术介绍
        2.3.2 传统并行处理器结构
        2.3.3 嵌入式并行处理器结构
    2.4 嵌入式处理器互连技术
        2.4.1 互连技术
        2.4.2 传输协议
    2.5 并行处理器性能评价方法
    2.6 本章小结
第3章 某嵌入式高速并行信号处理器设计
    3.1 概述
    3.2 功能和指标要求
        3.2.1 功能要求
        3.2.2 技术指标要求
    3.3 方案设计
        3.3.1 结构设计
        3.3.2 关键芯片选型
    3.4 电路设计
        3.4.1 总体设计
        3.4.2 DSP电路设计
        3.4.3 SRIO Switch电路设计
        3.4.4 光纤模块设计
        3.4.5 FPGA电路设计
    3.5 本章小结
第4章 系统测试
    4.1 测试系统组成及原理
    4.2 单元测试
        4.2.1 存储器测试
        4.2.2 SRIO传输测试
        4.2.3 Hyperlink测试
        4.2.4 串口测试
        4.2.5 LVDS接口测试
    4.3 系统测试
        4.3.1 测试原理
        4.3.2 测试结果
    4.4 本章小结
第5章 全文总结
    5.1 研究内容总结
    5.2 工作展望
参考文献
致谢

(7)并行信号处理算法的硬件实现研究(论文提纲范文)

摘要
ABSTRACT
第一章 绪论
    1.1 高速并行信号处理硬件实现技术的发展和研究意义
        1.1.1 高速并行信号处理硬件实现技术的发展
        1.1.2 研究意义和应用前景
    1.2 国内外发展动态
    1.3 本文的主要工作
第二章 高速数字采集板设计
    2.1 信号采样理论
        2.1.1 带通信号采样理论
        2.1.2 中频信号的采样
    2.2 模数转换器(ADC)设计
        2.2.1 ADC 芯片的选择
        2.2.2 AD9218
        2.2.3 基于AD9218 的数据采集模块设计
    2.3 ADC 采集板PCB 设计
        2.3.1 共模干扰
        2.3.2 差模干扰
        2.3.3 电磁辐射和电流回路
        2.3.4 电源层划分和退耦电容
        2.3.5 高速电路PCB 设计的具体措施
    2.4 ADC 采集板板载FPGA 设计
        2.4.1 发送端与接收端系统设计
        2.4.2 DDR 信号产生电路:ODDR 逻辑
        2.4.3 DCM 时钟模块配置
        2.4.4 实现结果
    2.5 本章小结
第三章 高速并行DSP 硬件系统设计
    3.1 复合耦合形式的多处理器硬件结构设计
        3.1.1 系统综述
    3.2 多处理器复合耦合结构模型
        3.2.1 高速链路口耦合模型
        3.2.2 外部总线耦合方式
    3.3 共享总线的FPGA 设计
        3.3.1 FPGA 对SDRAM 的总线访问
        3.3.2 FPGA 与DSP 系统之间的总线仲裁机制和总线控制器的设计与实现
    3.4 本章小结
第四章 并行算法设计及快速傅立叶变换
    4.1 并行算法的基本概念
        4.1.1 并行算法性能指标
        4.1.2 加速比定律:Amdahl 定律和Gustafson 定律
    4.2 设计并行算法一般方法
        4.2.1 算法并行化的思路
        4.2.2 并行算法设计策略
    4.3 频率抽取的基二快速傅立叶变换
        4.3.1 快速傅里叶变换原理
        4.3.2 基-2 FFT 算法
    4.4 本章小结
第五章 基于4 TS201 DSP 硬件平台的并行FFT 算法设计
    5.1 FFT 算法的并行化策略
        5.1.1 频率抽取FFT 算法的并行性
        5.1.2 时间抽取FFT 算法的并行性
        5.1.3 FFT 算法的串行性
    5.2 粗粒度块分配流水线并行算法实现
        5.2.1 流水线块分配算法的并行化方法
        5.2.2 针对硬件系统优化的进一步算法重构
        5.2.3 块分配流水线并行算法的程序实现
    5.3 中粒度频率抽取FFT 算法的并行实现
        5.3.1 采用分治策略的数据分割方法
        5.3.2 运行时间及加速比分析
        5.3.3 中粒度并行算法的程序实现
    5.4 本章小结
第六章 并行算法的性能测试
    6.1 测试平台介绍
        6.1.1 测试平台硬件框图
        6.1.2 DSP 并行算法性能测试方法
    6.2 粗粒度块分配流水线FFT 算法性能测试
    6.3 中粒度并行频率抽取FFT 算法性能测试
    6.4 本章小结
第七章 总结
致谢
参考文献
附录
作者攻硕期间取得的成果

(8)基于TS101的高速实时并行信号处理系统设计与研究(论文提纲范文)

摘要
Abstract
目录
第一章 绪论
    1.1 概述
    1.2 数字信号处理技术的背景与发展
    1.3 通用DSP处理器在国内外研究概况、水平和发展趋势
    1.4 论文的内容安排
第二章 滤波运算理论
    2.1 理论依据
        2.1.1 滤波运算的概述
        2.1.2 IIR和FIR滤波器的比较
    2.2 FIR滤波器的设计方法
        2.2.1 FIR滤波器的结构
        2.2.2 FIR滤波器设计方法
        2.2.3 几种典型简单FIR滤波器的仿真
    2.3 时变加权FIR滤波器的设计
        2.3.1 变T对FIR滤波器性能的影响
        2.3.2 时变加权滤波器的速度响应
        2.3.3 时变加权滤波器的杂波对消比
        2.3.4 时变加权滤波器的反杂波改善因子
        2.3.5 时变加权滤波器的计算实例
    2.4 小结
第三章 TS101S处理器的性能特点和系统整体设计方案
    3.1 并行信号处理系统处理器的选型
        3.1.1 ADSP-TS101S与TMS320C6416比较
        3.1.2 ADSP-TS101S与PowePc比较
    3.2 ADSP-TS101S的结构性能特点
        3.2.1 并行运算
        3.2.2 内部存储器
        3.2.3 四指令执行
        3.2.4 可升级性极多处理器
    3.3 基于TS101S的高速实时并行信号处理系统方案设计
        3.3.1 并行系统结构简介
        3.3.2 并行系统信号处理的通用性
        3.3.3 预处理的可编程性
        3.3.4 总线的通用性
    3.4 本章小结
第四章 TS101S软件平台及编程开发
    4.1 VisualDSP++的主要特点
    4.2 VisualDSP应用程序开发流程
        4.2.1 系统文件的定义
        4.2.2 程序代码的开发
        4.2.3 程序代码的验证
    4.3 软件设计方法
        4.3.1 完全C语言开发
        4.3.2. 完全用汇编语言开发
        4.3.3 汇编语言和C语言混合开发
    4.4 软件设计中的优化处理
    4.5 本章小结
第五章 系统模块设计与测试
    5.1 高速实时并行信号处理系统各个功能模块的设计
        5.1.1 多DSP的连接方式
        5.1.2 Flash存储器的设计
        5.1.3 SDRAM的接口设计
        5.1.4 系统工作时钟设计
        5.1.5 JTAG接口设计
        5.1.6 电源设计
    5.2 高速实时并行信号处理系统PCB印制板设计
        5.2.1 元器件布局
        5.2.2 信号线布线设计
        5.2.3 PCB板通孔设计
    5.3 高速实时并行信号处理系统要求及处理任务分析
    5.4 测试结果
        5.4.1 存储器测试
        5.4.2 链路口测试
        5.4.3 FIR滤波性能测试
        5.4.4 时变加权FIR滤波性能测试
    5.5 本章小结
第六章 结论
致谢
参考文献
在学期间的研究成果

(9)高速数字图像并行处理系统(论文提纲范文)

摘要
Abstract
第一章 引言
    1.1 课题研究的目的和意义
        1.1.1 研究背景
        1.1.2 研究目的和意义
    1.2 数字图像处理技术
        1.2.1 数字信号处理器
        1.2.1.1 DSP的特点
        1.2.1.2 DSP发展方向
        1.2.1.3 FPGA技术发展概况
        1.2.2 国内外并行信号处理机现状
    1.3 论文研究的内容
第二章 并行处理机简介
    2.1 并行处理互连方式
        2.1.1 静态互连网络的拓扑
        2.1.1.1 一维阵列结构
        2.1.1.2 网格结构
        2.1.1.3 蝶网结构
        2.1.1.4 树形网络
        2.1.2 动态互连网络拓扑结构
        2.1.2.1 共享总线动态互连
        2.1.2.2 交叉开关互连结构
        2.1.2.3 多级互连网络结构
    2.2 基于静态互连网的并行信号处理机
        2.2.1 基于共享总线和环形拓扑的并行信号处理机
        2.2.2 基于带有链路口的DSP的并行信号处理机
    2.3 本章小结
第三章 高速数字图像并行处理系统设计
    3.1 高速数字图像并行处理系统功能需求分析
    3.2 高速数字图像并行处理系统的并行结构
    3.3 高速数字图像并行处理系统的构成模块
    3.4 功能模块性能介绍
        3.4.1 图像采集显示模块
        3.4.2 DSP并行处理模块
        3.4.2.1 芯片选择
        3.4.2.2 FPGA模块的选择
        3.4.2.3 4 DSP处理模块的构成和数据结构
        3.4.3 系统管理模块
        3.4.4 数据通信模块
    3.5 本章小结
第四章 高速数字图像并行处理系统研制
    4.1 并行系统中关键单元研制
        4.1.1 供电模块研制
        4.1.2 DDR2电路设计
        4.1.3 电平转换设计
    4.2 PCB版图设计
        4.2.1 PCB设计软件
        4.2.2 PCB布局
        4.2.3 高速PCB设计
    4.3 系统调试
        4.3.1 FPGA同DSP数据交换调试
        4.3.2 FPGA外挂DDR2调试
        4.3.3 FPGA DSP加载调试
        4.3.4 FPGA Rocket I/O调试
    4.4 系统性能
    4.5 实际工程运用
        4.5.1 多算法融合跟踪
        4.5.2 系统配置
    4.6 本章小结
结论
致谢
参考文献

(10)水声阵列信号处理的并行实现研究(论文提纲范文)

摘要
ABSTRACT
第1章 绪论
    1.1 引言
    1.2 立题意义
    1.3 阵列信号处理技术综述
        1.3.1 阵列信号处理技术的发展概况
        1.3.2 水声阵列信号处理的实现及应用
    1.4 并行处理技术综述
        1.4.1 并行系统设计
        1.4.2 并行程序设计
        1.4.3 并行处理系统的互连技术
    1.5 本文的研究内容和结构
第2章 通用并行信号处理系统的设计与实现
    2.1 引言
    2.2 基于Quad_C64X的可扩展并行信号处理系统设计
        2.2.1 Quad_C64X并行信号处理板结构
        2.2.2 多Quad_C64X并行系统结构
    2.3 数据传输逻辑的设计与实现
        2.3.1 板内互连的设计与实现
        2.3.2 板间互连的设计与实现
    2.4 系统的并行性能分析
        2.4.1 影响并行处理系统性能的因素
        2.4.2 系统的平均通信延迟
        2.4.3 加速比性能定律
        2.4.4 基于Quad_C64X的可扩展性能分析
    2.5 Quad_C64X并行信号处理系统的并行处理策略
        2.5.1 系统网络互连结构及形式
        2.5.2 流水线处理技术的应用
    2.6 本章小结
第3章 常规波束形成算法的并行实现技术研究
    3.1 引言
    3.2 典型常规波束形成实现方法概述
    3.3 波束形成算法基于通用DSP的并行实现策略
        3.3.1 延时求和波束形成算法的并行实现
        3.3.2 频域相移波束形成算法的并行实现
        3.3.3 试验模拟结果及比较
    3.4 波束形成算法基于FPGA的并行实现策略
        3.4.1 延时求和波束形成基于FPGA的总体设计思路
        3.4.2 各功能模块的设计
        3.4.3 顶层文件的设计
    3.5 本章小结
第4章 自适应波束形成算法的并行实现技术研究
    4.1 引言
    4.2 基于QR分解的SMI自适应波束形成算法
        4.2.1 LCMV波束形成器及SMI算法
        4.2.2 QR分解SMI算法
        4.2.3 对角加载技术的应用
        4.2.4 仿真及性能分析
    4.3 QR分解的并行实现
        4.3.1 Givens约化的并行算法:标准算法
        4.3.2 Givens约化的并行算法:贪婪算法
        4.3.3 通过子任务划分的并行算法
        4.3.4 并行性能分析
    4.4 QR分解SMI算法的Systolic实现
        4.4.1 Systolic并行处理阵列
        4.4.2 QR分解SMI算法的Systolic实现
        4.4.3 避免前向后向回带的逆QR分解SMI算法
        4.4.4 逆QR分解SMI算法的Systolic实现
        4.4.5 并行性能分析
    4.5 QR分解SMI算法的FPGA实现
        4.5.1 各宏单元的构架
        4.5.2 系统整体设计与构架
    4.6 本章小结
第5章 恒定束宽波束形成技术研究
    5.1 引言
    5.2 问题描述
    5.3 恒定束宽波束形成的频域解决途径
    5.4 任意传感器条件下恒定束宽波束形成权系数的设计
        5.4.1 基于频不变波束响应的宽带权系数设计
        5.4.2 基于主瓣区域约束的宽带权系数设计
    5.5 一种基于两级滤波器结构的恒定束宽时域解决方法
        5.5.1 连续传感器理论
        5.5.2 实际宽带阵列的设计
        5.5.3 设计实例
    5.6 近场恒定束宽波束形成设计
        5.6.1 近场波束形成分析及近场补偿
        5.6.2 基于近场声辐射距离转换的恒定束宽波束形成设计
        5.6.3 近场宽带波束的直接设计方法
    5.7 恒定束宽波束形成的并行系统实现策略
        5.7.1 恒定束宽波束形成的并行系统设计
        5.7.2 恒定束宽波束形成的并行任务划分
    5.8 本章小结
结论
参考文献
攻读博士学位期间发表的论文和取得的科研成果
致谢
附录A

四、新型DSP器件在高速实时并行信号处理中的应用(论文参考文献)

  • [1]短距离光纤传输系统中的信号检测与处理关键技术研究[D]. 忻海云. 上海交通大学, 2019(06)
  • [2]视频SAR成像处理算法及其FPGA实现[D]. 贺雪莉. 南京航空航天大学, 2019(02)
  • [3]面向新一代光接入网的实时系统及若干DSP技术研究[D]. 邓锐. 湖南大学, 2018(06)
  • [4]数字化电子侦察接收机宽带侦收与处理技术研究[D]. 李涛. 国防科技大学, 2018
  • [5]基于Arria10 FPGA的高性能信号处理系统的设计与实现[D]. 郭丰睿. 北京理工大学, 2018(07)
  • [6]嵌入式高速并行信号处理器研究与实现[D]. 蔡鹏. 北京理工大学, 2016(06)
  • [7]并行信号处理算法的硬件实现研究[D]. 李云志. 电子科技大学, 2009(11)
  • [8]基于TS101的高速实时并行信号处理系统设计与研究[D]. 王明. 电子科技大学, 2009(07)
  • [9]高速数字图像并行处理系统[D]. 欧阳益民. 电子科技大学, 2008(04)
  • [10]水声阵列信号处理的并行实现研究[D]. 郭元曦. 哈尔滨工程大学, 2008(06)

标签:;  ;  ;  ;  ;  

新型DSP器件在高速实时并行信号处理中的应用
下载Doc文档

猜你喜欢